Famiglia del chip XC4VLX100-10FF1148I FPGAs Virtex-4 nuova ed originale

Dettaglio rapido:

Famiglia Virtex-4

Descrizione:

Combinando l'architettura modulare del blocchetto del silicio avanzato (ASMBL™) con un'ampia varietà di caratteristiche flessibili, la famiglia Virtex®-4 da Xilinx notevolmente aumenta le capacità programmabili di progettazione di logica, rendentegi un'alternativa potente alla tecnologia di ASIC. Virtex-4 FPGAs comprendono tre famiglie-LX della piattaforma, FX e scelte e combinazioni multiple d'offerta della caratteristica per indirizzare tutte le applicazioni complesse. La grande selezione dei blocchetti del centro del duro IP di Virtex-4 FPGA comprende le unità di elaborazione di PowerPC® (con una nuova interfaccia del APU), i mackintosh di Ethernet del tri modo, 622 Mb/s - 6,5 ricetrasmettitori di serie di Gb/s, le fette dedicate di DSP, i circuiti ad alta velocità della gestione dell'orologio ed i blocchetti fonte-sincroni dell'interfaccia. Le particelle elementari di base di Virtex-4 FPGA sono potenziamenti di quelle trovate nel Virtex popolare, Virtex-E, Virtex-II, Virtex-II famiglie pro prodotto X di Virtex-II e di pro, in modo dalle progettazioni della precedente-generazione sono verso l'alto - compatibili. I dispositivi Virtex-4 sono prodotti su un processo avanzato del rame di 90 nanometro usando 300 millimetri (a 12 pollici) di tecnologia del wafer.

Applicazioni:

• Tre famiglie — LX/SX/FX

- Virtex-4 LX: Soluzione ad alto rendimento di applicazioni di logica

- Virtex-4 SX: Soluzione ad alto rendimento per le applicazioni di elaborazione numerica dei segnali (DSP)

- Virtex-4 FX: Soluzione ad alto rendimento e completa per le applicazioni incluse della piattaforma

• Tecnologia dell'orologio di Xesium™

- Blocchetti del responsabile di orologio di Digital (DCM)

- Divisori fase-abbinati supplementari dell'orologio (PMCD)

- Orologi globali differenziali

• Fetta di XtremeDSP™

- 18 x 18, il complemento dei two, hanno firmato il moltiplicatore

- Fasi facoltative della conduttura

- Accumulatore incorporato (48 bit) ed addizionatrice/sottrattore

• Smart RAM Memory Hierarchy

- RAM distribuito

- Blocchetti della doppia porta 18-Kbit RAM

· Fasi facoltative della conduttura

· La logica programmabile facoltativa di FIFO remaps automaticamente i segnali di RAM come segnali di FIFO

- L'interfaccia di memoria ad alta velocità sostiene la RDT e DDR-2 SDRAM, QDR-II e RLDRAM-II.

• Tecnologia di SelectIO™

- 1.5V all'operazione dell'ingresso/uscita 3.3V

- Tecnologia fonte-sincrona incorporata di ChipSync™

- Termine attivo digitale di impedenza (DCI)

- Attività bancarie granulose fini dell'ingresso/uscita (configurazione in una banca)

• Risorse flessibili di logica

• Crittografia sicura di flusso di bit del chip AES

• processo di CMOS del rame di 90 nanometro

• tensione del centro 1.2V

• Flip-Chip Packaging compreso le scelte senza Pb del pacchetto

• RocketIO™ 622 Mb/s - ricetrasmettitore di Multi-gigabit di 6,5 Gb/s (MGT) [FX solo]

• Il centro dell'unità di elaborazione di IBM PowerPC RISC [FX soltanto]

- Il centro di PowerPC 405 (PPC405)

- Interfaccia ausiliaria dell'unità dell'unità di elaborazione (coprocessore dell'utente)

• Mackintosh multipli di Ethernet di Tri modo [FX soltanto]

Specifiche: