Supervisore del CPU di IC di memoria flash di X5043PZ SPI con 4k Spi Eeprom

CHIP X5043PZ - INTERSIL CORPORATION di IC di MEMORIA FLASH - SUPERVISORE del CPU CON 4K SPI EEPROM

Dettaglio rapido:

Supervisore del CPU con 4K SPI EEPROM


Descrizione:

Questi dispositivi combinano quattro funzioni popolari, il controllo risistemato acceso, il temporizzatore di cane da guardia, la sorveglianza di tensione di rifornimento e la serratura del blocco per proteggere la memoria di serie di EEPROM in un pacchetto. Questa combinazione abbassa il costo di sistema, riduce gli ingombri del bordo e l'affidabilità di aumenti.
Applicandosi il potere al dispositivo attiva il circuito risistemato acceso che giudica RESET/RESET attivo per un periodo. Ciò permette che l'alimentazione elettrica e l'oscillatore si stabilizzino prima che l'unità di elaborazione esegua il codice.
Il temporizzatore di cane da guardia fornisce un meccanismo indipendente della protezione per i microcontroller. Quando il microcontroller non riesce a ricominciare un temporizzatore all'interno di un intervallo selezionabile di tempo fuori, il dispositivo attiva il segnale di RESET/RESET. L'utente seleziona l'intervallo a partire dai tre valori prestabiliti. Una volta che selezionato, l'intervallo non cambia, anche dopo il riciclaggio del potere.
I circuiti di rilevazione del minimo VCC del dispositivo proteggono il sistema dell'utente dagli stati di bassa tensione, risistemanti il sistema quando cadute VCC sotto il punto minimo di viaggio VCC.
RESET/RESET è asserito fino a VCC ritorna al livello adeguato di funzionamento e si stabilizza. Quattro lo standard industriale VTRIPthresholds è disponibile, tuttavia, i circuiti unici di Intersil permettono che la soglia sia riprogrammata per soddisfare le richieste su ordinazione o per regolare la soglia per le applicazioni che richiedono il più alta precisione.
La parte di memoria del dispositivo è una pubblicazione periodica di CMOS
Matrice di EEPROM con protezione della serratura del blocchetto di Intersil. La matrice internamente è organizzata come 512 x 8. Il dispositivo caratterizza un protocollo di serie dell'interfaccia periferica (SPI) e del software permettendo l'operazione su un bus a quattro vie semplice.
Il dispositivo utilizza la cellula diretta privata del Write™ di Intersil, fornente una resistenza minima di 100.000 cicli e una conservazione minima di dati di 100 anni.


Applicazioni:

• In basso asserzione di rilevazione VCC e di risistemazione
- Quattro tensioni risistemate standard 4.63V, 4.38V, 2.93V, 2.63V della soglia
- Riprogrammi la tensione della soglia risistemata VCC di minimo facendo uso della sequenza di programmazione speciale.
- Segnale di risistemazione valido a VCC = 1V
• Temporizzatore di cane da guardia selezionabile del Time Out
• Durata di vita della batteria lunga con basso consumo energetico
- <50>
- <10>
• 4Kbits di EEPROM-1M Write Cycle Endurance
• Conservi i dati critici con la memoria di Lock™ del blocco
- Non ne protegga 1/4, 1/2, tutta la o matrice di EEPROM
• Involontari incorporati scrivono la protezione
- Write permettere al fermo
- Protegga da scrittura il perno
• Interfaccia di SPI - frequenza di clock 3.3MHz
• Minimizzi il tempo di programmazione
- la pagina 16-byte il modo di scrittura
- 5ms scrivono il tempo di ciclo (tipico)
• Pacchetti disponibili
- 8 Ld MSOP, 8 Ld SOIC, 8 Ld PDIP
- 14 Ld TSSOP
• Il più senza Pb tempra disponibile (RoHS compiacente)


Specifiche: